PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-045894

(43) Date of publication of application: 14.02.1997

(51)Int.CI.

H01L 29/778 H01L 21/338 H01L 29/812

(21)Application number: 07-210191

(71)Applicant: NEC CORP

(22)Date of filing:

27.07.1995

(72)Inventor: MATSUNAGA TAKAHARU


KUZUHARA MASAAKI

(54) MANUFACTURE OF FIELD-EFFECT TRANSISTOR

(57) Abstract:

PROBLEM TO BE SOLVED: To set a double-recess structure uniform in shape so as to make a field-effect transistor uniform in breakdown voltage.

SOLUTION: An I-GaAs buffer layer 2, an InGaAs electron transit layer 3, an N-AlGaAs electron feed layer 4, an N-InGaP spacer layer 5, and an N+- GaAs contact layer 6 are grown on a semi-insulating GaAs substrate 1, and then a source electrode 7 and a drain electrode 8 are formed [(a)]. A photoresist film 9a provided with an opening of a second recess pattern is formed, an N+-GaAs contact layer 6 is selectively etched using the photoresist film 9a as a mask, and then the N-InGaP spacer layer 5 is selectively etched for forming a first recess [(b)]. Then, N+-GaAs contact layer 6 is selectively etched to form a first recess [(c)]. Thereafter, a gate electrode 10 is formed through deposition and lift-off of AI [(d)].



LEGAL STATUS

[Date of request for examination]

27.07.1995

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2716015

[Date of registration]

07.11.1997

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-45894

(43)公開日 平成9年(1997)2月14日

(51) Int.Cl.⁶

識別記号

庁内整理番号

7376-4M

FΙ

技術表示箇所

H01L 29/778

21/338 29/812 H01L 29/80

Н

審査請求 有 請求項の数3 FD (全 4 頁)

(21)出顯番号

特願平7-210191

(71)出顧人 000004237

日本電気株式会社

(22)出願日

平成7年(1995)7月27日

東京都港区芝五丁目7番1号

(72)発明者 松永 高治

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 葛原 正明

東京都港区芝五丁目7番1号 日本電気株


式会社内

(74)代理人 弁理士 尾身 祐助

(54) 【発明の名称】 電界効果トランジスタの製造方法

(57)【要約】

【目的】 ダブルリセス構造をばらつきの少ない形状に形成しうるようにして耐圧特性のばらつきを抑制する。 【構成】 半絶縁性GaAs基板1上に、i‐GaAsバッファ層2、InGaAs電子走行層3、n‐AIGaAs電子供給層4、n‐InGaPスペーサ層5、n゚ーGaAsコンタクト層6を成長させた後、ソース電極7およびドレイン電極8を形成する〔(a)〕。第2のリセスのパターンの開口を有するフォトレジスト膜9aを形成し、これをマスクとしてn゚ーGaAsコンタクト層6を選択的にエッチングして第1のリセスを形成する〔(b)〕。次に、n゚ーGaAsコンタクト層6を選択的にサイドエッチして、第1のリセスを形成する〔(c)〕。その後、A1の蒸着とリフトオフによりゲート電極10を形成する〔(d)〕。



【特許請求の範囲】

7

(1)髙抵抗化合物半導体基板上に、電 【請求項1】 子走行層、電子供給層、該電子供給層とはエッチング性 を異にする材料からなるスペーサ層および該スペーサ層 とはエッチング性を異にする材料からなるコンタクト層 を順に成長させる工程と、

- (2)前記コンタクト層上にゲート電極形成領域上に開 口を有するフォトレジスト膜を形成する工程と、
- (3)前記フォトレジスト膜をマスクとして前記コンタ クト層を選択的にエッチングする工程と、
- (4)前記フォトレジスト膜をマスクとして前記スペー サ層を選択的にエッチングして第2リセス部を形成する 工程と、
- (5)前記フォトレジスト膜をマスクとして前記コンタ クト層を選択的にサイドエッチして第1リセス部を形成 する工程と、
- (6)前記電子供給層に対しショットキー障壁を形成す る材料を前記第2リセス内に充填してゲート電極を形成 する工程と、を備えることを特徴とする電界効果トラン ジスタの製造方法。

【請求項2】 前記電子走行層がInGaAsまたはG aAsにより形成され、前記電子供給層がAIGaAs により形成されることを特徴とする請求項1記載の電界 効果トランジスタの製造方法。

【請求項3】 前記スペーサ層が In Ga Pにより形成 され、前記コンタクト層がGaAsにより形成されるこ とを特徴とする請求項 1 記載の電界効果トランジスタの 製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電界効果トランジ スタの製造方法に関し、特にヘテロ接合界面に形成され る2次元電子ガスをチャネルとして用い、ゲート電極が ダブルリセス部に形成される髙周波電力用電界効果トラ ンジスタの製造方法に関するものである。

[0002]

【従来の技術】との種のGaAs/AlGaAs系電界 効果トランジスタでは、電子供給層であるAIGaAs とヘテロ接合するGaAsあるいはInGaAsとの界 面に生じる2次元電子ガスを利用して動作させる。この 40 構造のトランジスタは、電子供給層中のドナー準位と空 間的に分離されるので、電気的散乱を受けにくく、高速 動作が可能になり、現在では衛星通信用の低雑音素子と して実用化されるまでに至っている。

【0003】而して、最近、これらの2次元電子ガスを をチャネルとして用いた電界効果トランジスタを高周波 電力用の電界効果トランジスタとして利用する動きがあ る。髙周波電力用の素子とするためには、低雑音素子の 開発で行なってきた方法を修正しなければならない。へ テロ接合電界効果トランジスタを電力用素子として用い 50 が多くかかるという問題点もあった。本発明は、従来例

ることができるようにするには耐圧を向上させることが 必要となる。

【0004】耐圧を向上させるために、従来よりリセス をダブルリセス構造にする方法が採用されてきている。 その従来例の工程順断面図を図2(a)~(d)に示 す。まず、図2(a)に示すように、半絶縁性GaAs 基板1上に、i-GaAsバッファ層2、InGaAs 電子走行層3、n-A1GaAs電子供給層4、n^-GaAsスペーサ層5a、nb-GaAsコンタクト層 10 6を順次エピタキシャル成長させた後、コンタクト層6 上に、ソース電極7およびドレイン電極8を形成する。 【0005】次に、図2(b)に示すように〔図2

(b)以降の図では、基板 l およびバッファ層 2 の図示 は省略されている〕、形成すべき1段目のリセス形状の 開口を有するフォトレジスト膜9bを形成し、これをマ スクとするエッチングを行って、1段目のリセスを形成 する。続いて、図2(c)のように、2段目のリセス形 状の開口を有するフォトレジスト膜9cを形成し、これ をマスクとするエッチングを行って、2段目のリセス形 成する。次に、ショットキー金属材料の蒸着とリフトオ フにより、図2(d)に示すように、ゲート電極を形成 する。

[0006]

【発明が解決しようとする課題】上述したように、ダブ ルリセス構造を採用することにより素子耐圧は向上する が、耐圧特性は、ダブルリセスを形成している部分のう ち、2段目のリセス髙さに大きく依存する。2段目のリ セス髙さは1段目のリセスを形成する時に決定される。 ところが、n⁻ -GaAsスペーサ層5aとn⁺ -Ga 30 Asコンタクト層とのエッチングの選択性は余り高くな い。従って、エッチング時の温度、時間、またはエピタ キシャル層の性質によってダブルリセスのエッチング形 状が左右される。そのため、1段目のリセスのエッチン グ深さにばらつきが生じやすく、この形状の不正確さの ため、耐圧特性を一意的に決められないという問題点が あった。例えば、1段目のリセスのエッチングが不足し ている場合にはコンタクト層が第1のリセスの底に残 り、また過剰エッチングが行われた場合には電子供給層 の表面が露出してしまい第2のリセスが形成されないと とになってしまう。特に、マルチフィンガ構造を採る電 力用トランジスタでは、エッチングレートの面内ばらつ きの影響を受け易いため、このような寸法安定性の低い プロセスを採用している場合には歩留りが大きく低下し てしまう。また、第1のリセスを形成する際にコンタク ト層のエッチング残りが発生した場合には、耐圧が低下 するばかりでなく、ゲートリークが増大し、またゲート 容量の増大に伴って髙周波特性が劣化する。

【0007】また、従来例では、ダブルリセスを形成す るのに2回のフォトリソグラフィ工程を必要とし、工数

のとのような問題点に鑑みてなされたものであって、そ の目的は、第1 に、正確な形状のダブルリセスを形成し うるようにして耐圧特性のばらつきを抑制することであ り、第2に、ダブルリセスをより少ない工数により形成 しうるようにすることである。

[0008]

【課題を解決するための手段】上記の目的を達成するた めの本発明の電界効果トランジスタの製造方法は、

- (1)高抵抗化合物半導体基板上に、電子走行層、電子 供給層、スペーサ層およびスペーサ層とはエッチング性 10 を異にする材料からなるコンタクト層を順に成長させる 工程と、(2)前記コンタクト層上にゲート電極形成領 域に開口を有するフォトレジスト膜を形成する工程と、
- (3)前記フォトレジスト膜をマスクとして前記コンタ クト層を選択的にエッチングする工程と、(4)前記フ ォトレジスト膜をマスクとして前記スペーサ層を選択的 にエッチングして第2リセス部を形成する工程と、
- (5)前記フォトレジスト膜をマスクとして前記コンタ クト層を選択的にサイドエッチして第1リセス部を形成 する工程と、(6)前記電子供給層に対しショットキー 20 **障壁を形成する材料を前記第2リセス内に充填してゲー** ト電極を形成する工程と、を備える。

[0009]

【作用】本発明の電界効果トランジスタの製造方法で は、電子供給層とコンタクト層との間に、これらの半導 体層とはエッチング性を異にする材料からなるスペーサ 層を設け(例えば、電子供給層、コンタクト層をそれぞ れAIGaAs、GaAsで形成し、スペーサ層をIn GaPにより形成する)、エピタキシャル成長の完了 後、第2のリセスのパターンの開口を有するフォトレジ 30 スト膜を形成し、これをマスクとして、

- ② コンタクト層の選択エッチング、
- スペーサの選択エッチング、
- ③ コンタクト層のサイドエッチ、

の3段階のエッチングを経てダブルリセスを形成する。 【0010】上記の製造方法によれば、コンタクト層と スペーサ層とはエッチング性を異にしているため、上記 ①~③のエッチングにおいて、①および③のエッチング 時にスペーサ層がエッチングされることがなく、②のエ ッチング時にはコンタクト層はエッチングされない。し 40 たがって、第1のリセスの高さはコンタクト層の膜厚と なり、また第2のリセスの高さはスペーサ層の膜厚によ って決定される。また、①のエッチングにおいて、コン タクト層のエッチング残りが発生しないようにすること ができる

【0011】すなわち、本発明によれば、耐圧特性に重 要な第2のリセスの高さはエピタキシャル成長の段階で 決定できるとともに、ダブルリセスの形状も一意的に決 定される。したがって、素子の耐圧特性などがばらつか 特性の劣化を防止して歩留りの向上を図ることができ る。また、ダブルリセス構造を1回のフォトリソグラフ ィ工程で形成することができるようになるので、工程の 簡素化を実現することができる。

[0012]

【発明の実施の形態】次に、本発明の実施の形態につい て図面を参照して詳細に説明する。図1(a)~(d) は、本発明の一実施例の電界効果トランジスタの製造方 法を示す工程断面図である。まず、図2(a)に示すよ うに、半絶縁性GaAs基板1上に、i-GaAsバッ ファ層2、InGaAs電子走行層3、n-AlGaA s電子供給層4、n-InGaPスペーサ層5、n⁺-GaAsコンタクト層6を順次エピタキシャル成長させ た後、コンタクト層6上に、ソース電極7およびドレイ ン電極8を形成する。電子走行層は、GaAsを用いて 形成してもよい。

【0013】次に、フォトリソグラフィ法を適用して、 第2のリセスのパターンの開口を有するフォトレジスト 膜9aを形成し、これをマスクとして硫酸系エッチャン トを用いてn, -GaAsコンタクト層6を選択的にエ ッチングする。このエッチングはn-InGaPスペー サ層5の表面で自動的に停止する。続いて、フォトレジ スト膜9aをマスクとして、塩酸系エッチャントを用い てn-InGaPスペーサ層5を選択的にエッチングし て第1のリセスを形成する。このエッチング時には、n * -GaAsコンタクト層6やn-AlGaAs電子供 給層4がエッチングされることはない〔図1(b):図 1 (b) 以降の図では、GaAs基板 1 およびバッファ 層2の図示は省略されている)。

【0014】次に、フォトレジスト膜9aをマスクとし て、硫酸系エッチャントを用いてn¹ーGaAsコンタ クト層6を選択的にサイドエッチして、第1のリセスを 形成する〔図1(c)〕。その後、アルミニウムの蒸着 を行ってゲート電極10を形成し、不要のアルミニウム 膜をフォトレジスト膜9aとともに除去して本実施例に よる電界効果トランジスタの製作が完了する〔図1 (d)).

[0015]

【発明の効果】以上説明したように、本発明の電界効果 トランジスタの製造方法は、電子走行層とコンタクト層 との間に、これらとはエッチング性を異にする半導体か らなるスペーサ層を介在せしめ、これらの半導体層のエ ッチング選択比を利用してダブルリセス構造を形成する ものであるので、本発明によれば、2段目のリセス高さ をスペーサ層の膜厚とすることができ、また、ダブルリ セスの形状をエピタキシャル成長層の膜厚によって一意 的に決定できるため、素子の耐圧特性などのばらつきを 抑制することができる。また、高周波特性の劣化を防止 して高い歩留りで製造することができるようになる。ま ないようにすることができる。また、髙周波特性などの 50 た、ダブルリセスを1回のフォトリソグラフィ工程によ

(4)

5

り形成することができるめ、プロセスの簡素化を実現できる。

【図面の簡単な説明】

【図1】本発明の一実施例を説明するための工程順断面図。

【図2】従来例の工程順断面図。

【符号の説明】

- l 半絶縁性GaAs基板
- 2 i-GAAsバッファ層

*3 InGaAs電子走行層

- 4 n-AlGaAs電子供給層
- 5 n-InGaPスペーサ層
- 5a n⁻ -GaAsスペーサ層
- 6 n⁺ GaAsコンタクト層
- 7 ソース電極
- 8 ドレイン電極
- 9a、9b、9c フォトレジスト膜
- * 10 ゲート電極

【図1】

【図2】

